ID de l'article: 000083426 Type de contenu: Messages d'erreur Dernière révision: 16/11/2015

Erreur:xxx : la valeur actuelle « » (2970) du paramètre « fréquence de sortie PLL » (output_clock_frequency) est invalide. Les valeurs valides possibles sont les suivantes : « » (3000.0:12500.0). Règle (s) : output_clock_frequency.

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Il est possible que vous voyiez cette erreur lors de l’implémentation du débit de données du protocole SDI de 2 970 Mbit/s lors de l’utilisation de l’IP CMU PLL Arria® 10 émetteur-récepteur dans Quartus® Prime Version Standard version 15.1.

Résolution Ce problème sera résolu dans une version ultérieure du logiciel Quartus Prime Standard edition.

Produits associés

Cet article concerne 3 produits

FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 GX
FPGA SoC Intel® Arria® 10 GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.