ID de l'article: 000083200 Type de contenu: Information et documentation de produit Dernière révision: 12/12/2018

Comment les demandes de balises non postées fonctionnent-elle dans l’interface Intel® Arria® 10 Avalon®-ST avec le cœur SR-IOV PCI Express* lorsque plusieurs fonctions physiques sont activées ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP pour PCI Express* Intel® Arria® 10 Cyclone® 10
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lorsque vous utilisez l’interface Avalon®-ST 10 Intel® Arria® avec cœur SR-IOV PCI Express* avec plusieurs fonctions physiques activées, le pool de balises pour les demandes non postées est partagé sur toutes les fonctions physiques activées.

    Résolution

    Ces informations supplémentaires seront ajoutées dans une prochaine mise à jour du guide de l’utilisateur.

    Produits associés

    Cet article concerne 1 produits

    FPGA Intel® Arria® 10 GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.