Pourquoi l’exemple de conception générée dynamique de l’Ethernet 10G MAC à faible latence présente-t-il une précision incorrecte de 1588 ?

En raison d’un problème avec la version 16.0 du logiciel Intel® Quartus® Prime et plus, l’exemple de conception multi-taux générée dynamiquement par MAC 10G du MAC Intel® Arria® 10 FPGA faible latence présente une erreur supplémentaire /-3,2 ns d’erreur dans la précision de 1588. En conséquence, l’erreur totale peut être supérieure à la déclaration du guide de l’utilisateur, qui est de /-3 ns.

Ce qui suit répernumère les variantes de conception multi-taux affectées :

• Exemple de conception de l’Ethernet 1G/10G avec 1588 (Intel Arria 10 FPGA)
• Ethernet 10 M/100M/1G/10G avec exemple de conception 1588 (Intel Arria 10 FPGA)

Pour contourner ce problème, suivez ces étapes :

1. Pour le logiciel Intel® Quartus® Prime v16.0, après que l’exemple de conception affecté soit généré, ouvrez le fichier altera_eth_multi_channel_1588.sv de ce répertoire « \rtl » et modifiez les lignes suivantes :
   DEFAULT_NSEC_PERIOD_10G localparam = 4'h3 ;
   DEFAULT_FNSEC_PERIOD_10G localparam = 16'h3333 ; 
2. Pour le logiciel Intel Quartus Prime v16.1 et plus, après la génération de l’exemple de conception affecté, dans le menu du logiciel Intel Quartus Prime, cliquez sur Ouvrir et naviguez jusqu’à \rtl\altera_eth_1588_tod. Sélectionnez altera_eth_1588_tod_10g.ip pour lancer l’éditeur de paramètres IP du module Heure de la journée Intel 10G 1588, puis mettez à jour les paramètres suivants :

DEFAULT_NSEC_PERIOD à 3

DEFAULT_FNSEC_PERIOD à 0x00003333

DEFAULT_NSEC_ADJPERIOD à 3

DEFAULT_FNSEC_ADJPERIOD à 0x00003333

Ce problème est résolu à partir de la version 18.0 du logiciel Intel® Quartus® Prime Pro/Standard Edition.