ID de l'article: 000082988 Type de contenu: Dépannage Dernière révision: 15/03/2017

Erreur fatale : Violation de segment à (l’lhique)

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lorsque vous activez la logique de détection SKP en mode Gen3 pour l’IP dur Arria® 10 pour PCI® Express dans Quartus® Prime 15.1.2, cette erreur fatale peut apparaître.

    Le fichier de contrainte de synchronisation, altera_pcie_a10_skp.sdc,est généré automatiquement pour la logique de détection SKP. Si ce fichier .sdc est lu avant que les horloges PLL soient dérivées, vous rencontrerez cette erreur interne de Quartus.

    Résolution

    Pour contourner l’erreur interne de Quartus, lisez la page altera_pcie_a10_skp.sdc fichier après le dérivé des horloges PLL correspondantes. Vous devez exécuter derive_pll_clocks d’abord avant d’exécuter cette .sdc Fichier. Assurez-vous que .sdc fichier qui comprend derive_pll_clocks est indiqué avant ce fichier.

    Ce problème devrait être résolu dans une prochaine version du logiciel Quartus Prime.

    Articles apparentés

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.