Le pont TXS IP dur Avalon®-MM Intel® Arria® 10 PCIe* ne prend pas en charge l’exécution sans données après avoir envoyé une demande de lecture mémoire lorsque le RootPort se trouve dans un état D quelconque de gestion de l’alimentation.

Selon la spécification PCIe, lorsqu’un RootPort envoie une demande de mémoire pendant l’état D de la gestion de l’alimentation, l’endpoint doit retourner une exécution sans données. Alors que l’IP dure Intel® Arria® 10 PCIe* peut recevoir l’exécution sans données, le pont TXS Avalon®-MM s’attend toujours à être complet avec les données. Le pont TXS Avalon MM abandonnera toute complétion sans données après l’envoi d’une demande de lecture mémoire à partir de l’interface TXS Avalon-MM.

Lorsque l’application utilisateur utilise l’interface Intel® Arria® 10 Avalon®-MM pour PCIe* en mode Root Port, le point d’extrémité connecté reçoit toujours des données après que le point d’extrémité envoie une demande de lecture de mémoire.

Selon les spécifications PCIe*, lorsqu’un RootPort est dans un état D de gestion de l’alimentation, il doit envoyer l’exécution sans données après avoir reçu une demande de lecture de mémoire. l’interface Intel® Arria® 10 Avalon®-MM pour PCIe* en mode port racine viole cette règle.

Il n’existe aucune solution à ce problème. L’application et les logiciels de l’utilisateur doivent être conscients de la limitation et s’assurer que ce scénario ne se produit pas.

Lorsque vous utilisez l’interface Intel® Arria® 10 Avalon®-MM pour PCIe* en mode root port, sachez que le point d’extrémité recevra toujours des données provenant d’une interface Intel® Arria® 10 Avalon®-MM pour PCIe* en mode root.

Ce problème ne sera pas résolu dans une prochaine version du logiciel Intel® Quartus® Prime Edition car l’IP dure Intel® Arria® 10 a une prise en charge limitée de l’état D de la gestion de l’alimentation.