ID de l'article: 000082927 Type de contenu: Dépannage Dernière révision: 11/09/2012

Vais-je obtenir une fréquence de données correcte lors de l’utilisation de la reconfiguration dynamique pour configurer les canaux d’émetteur-récepteur pour écouter les PLL ATX ou CMU qui divisent l’horloge centrale dans les périphériques S...

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Non, vous n’obtiendrez pas un débit de données correct lors de la reconfiguration dynamique pour configurer les canaux d’émetteur-récepteur pour écouter les PLL ATX ou CMU qui divisent l’horloge centrale dans les périphériques Stratix IV GX et GT lors de l’utilisation du logiciel Quartus II Version 10.0 ?

Les configurations suivantes sont affectées.

  • L’utilisation d’une reconfiguration dynamique pour reconfigurer une PLL ATX entraîne un débit de données de réception incorrect.
  • La reconfiguration dynamique pour passer d’un PLL CMU à un PLL ATX entraîne un débit de données incorrect sur l’émetteur et le récepteur.

Pour résoudre ce problème, vous pouvez télécharger les correctifs suivants.

Quartus 9.1-SP2

Ce correctif est incompatible avec les correctifs 2.17, 2.76 et 2.35.

Quartus 10.0

Ce correctif est incompatible avec les correctifs 0.02 et 0.15.

Ce problème est actuellement prévu pour être résolu dans une future version du logiciel Quartus II.

Produits associés

Cet article concerne 2 produits

FPGA Stratix® II GT
FPGA Stratix® II GX

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.