ID de l'article: 000082879 Type de contenu: Dépannage Dernière révision: 05/02/2015

Pourquoi vois-je une violation du temps d’installation sur mes chemins d’E/S dans la version 13.0 SP1 du logiciel Quartus® II ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Il est possible que vous voyiez des violations du temps d’installation sur vos chemins d’E/S qui utilisent des broches du contrôleur mémoire dure (HMC) comme broches d’E/S sur Cyclone® périphériques V dans la version 13.0 SP1 du logiciel Quartus® II. Les signaux d’E/S qui utilisent des broches HMC sont roués à l’aide d’éléments de routage HMCPHY_RE et présentent un retard de routage nettement supérieur à celui des autres broches.

    Ces retards de routage font partie des modèles de synchronisation Cyclone® V de la version 13.0 SP1 du logiciel Quartus® II et n’étaient pas inclus dans les modèles de synchronisation antérieurs.

    Résolution

    Évitez d’utiliser des broches DQ HMC comme broche d’entrée pour les signaux haut débit.

    Évitez d’utiliser le DQ HMC et les broches de commande comme broches de sortie pour les signaux haut débit.

    Vous pouvez vous référer à la colonne de broches du contrôleur HMC des fichiers de broches de périphérique Cyclone V pour identifier les broches de votre périphérique ciblé.

    Produits associés

    Cet article concerne 6 produits

    FPGA Cyclone® V GT
    FPGA SoC Cyclone® V SE
    FPGA Cyclone® V GX
    FPGA Cyclone® V E
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.