ID de l'article: 000082826 Type de contenu: Dépannage Dernière révision: 29/05/2018

Pourquoi la dynamique de l’Ethernet 10G MAC à faible latence génère-t-elle 1G/2,5 G/10G avec une conception par exemple du mode 1588 échoue-t-elle dans la synchronisation dans Intel® Stratix® périphérique 10 ES1 ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP MAC Ethernet 10G faible latence
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème dans la version 18.0 du logiciel Intel® Quartus® Prime, la dynamique générée par MAC 1G/2,5G/10G avec la conception du mode 1588 avec le mode 1588 peut échouer la fermeture du timing.

     

     

    Résolution

    Lancez Design Space Explorer II et réalisez un balayage d’ensemencement pour obtenir une meilleure qualité de placement en conditionnant Stratix® 10 FPGA le modèle de synchronisation n’en est encore qu’au stade préliminaire en attente de caractérisation technique.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.