Problème critique
L’IP dure Intel® Gen3 pour instance PCI* Express peut passer de L0 à la récupération et à nouveau si le sous-couche de codage physique (PCS) reçoit des données identiques à un schéma SKP ou SKP END. Le synchronisateur de blocs PCS interprétera incorrectement ces jeux comme des jeux commandés SKP valides et réin aligne les données. Cela entraîne la corruption de la limite du bloc de données. Cela n’entraîne pas la perte de données, car les données affectées seront retransmises après le retour du module LTSSM dans l’état L0.
La signature de cet événement sur l’interface PIPE est la suivante :
· La rxdata PIPE de la voie affectée correspond au schéma de données SKP (AAAAAAAA, AAAAAAAA) ou SKP END Pattern (AAAAAAAA, XXXXXXE1).
· Le signal rxvalid PIPE de la voie affectée s’affirme jusqu’à ce que l’événement de récupération LTSSM se termine.
· Le signal rxstatus PIPE de la voie affectée signale 3'b100 (erreur de décodage ou erreur de créativité).
Il est rare que les données brouillées correspondent exactement à un schéma SKP ou à un schéma SKP END. Certains systèmes peuvent voir cela se produire une fois toutes les quelques heures. Ce problème a un effet de contrainte sur la bande passante de la liaison.
Il n’y a pas de solution ou de solution planifiée pour ce problème. Aucune action n’est requise.