ID de l'article: 000082819 Type de contenu: Dépannage Dernière révision: 12/01/2018

Pourquoi l’IP Intel® DisplayPort n’a-t-elle pas de transport audio pour les petites périodes de blanking horizontales ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP DisplayPort*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème avec l’IP DisplayPort, le cœur DisplayPort TX n’est pas en mesure de transporter un échantillon audio lorsque la résolution du blanking horizontal est inférieure à la période indiquée ci-dessous.

    • Pour le mode quatre symboles (SYMBOLS_PER_CLOCK = 4)
      • La période minimale d’effacement horizontal (dans les cycles d’horloge de liaison) pour le transport audio est de 22, 21, 20 pour les voies 1, 2 et 4 de l’émetteur-récepteur.
    • Pour le mode double symbole (SYMBOLS_PER_CLOCK = 2)
      • La période minimale de suppression horizontale (dans les cycles d’horloge de liaison) pour le transport audio est de 38, 35, 34 pour les voies 1, 2 et 4 de l’émetteur-récepteur.
    Résolution

    Ce problème est résolu dans la version 17.0 du logiciel Intel® Quartus® Prime.

    Produits associés

    Cet article concerne 4 produits

    FPGA et FPGA SoC Arria® V
    FPGA et FPGA SoC Cyclone® V
    FPGA Stratix® V
    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.