Oui, il existe des restrictions sur le placement des canaux lors de la mise en œuvre de canaux d’émetteur-récepteur collés utilisant le logiciel Quartus® II pour Stratix® les périphériques V GX, GS et GT.
La voie logique 0 doit être affectée à un canal équipé d’un diviseur d’horloge central. Dans Stratix périphériques d’émetteur-récepteur V, il s’agit des canaux 1 ou 4 de la banque d’émetteurs-récepteurs, qui sont indiqués en caractères gras pour les exemples ci-dessous.
Si vous utilisez un PLL ATX comme PLL Tx, la voie logique 0 doit être activée :
- Canal 1 ou canal 4.
- Cette exigence limite à deux le nombre d’interfaces de liaison possibles par banque d’émetteur-récepteur.
GXB_[Tx,Rx]_[L,R][5,11,17,23] = Voie logique 5
GXB_[Tx,Rx]_[L,R][4,10,16,22] = voie logique 4
GXB_[Tx,Rx]_[L,R][3,9,15,21] = Voie logique 3
GXB_[Tx,Rx]_[L,R][2,8,14,20] = Voie logique 2
GXB_[Tx,Rx]_[L,R][1,7,13,19] = Voie logique 0
GXB_[Tx,Rx]_[L,R][0,6,12,18] = voie logique 1
Si vous utilisez un PLL CMU comme PLL Tx, le canal logique 0 doit être placé sur :
- Canal 1 de l’émetteur-récepteur si le canal 4 est utilisé comme un CMU
- Canal 4 de l’émetteur-récepteur si le canal 1 est utilisé comme un CMU
- Cette exigence limite le nombre d’interfaces de liaison possibles par banque d’émetteur-récepteur à une seule.
GXB_[Tx,Rx]_[L,R][5,11,17,23] = voie logique 1
GXB_[Tx,Rx]_[L,R][4,10,16,22] = voie logique 0
GXB_[Tx,Rx]_[L,R][3,9,15,21] = Voie logique 2
GXB_[Tx,Rx]_[L,R][2,8,14,20] = Voie logique 3
GXB_[Tx,Rx]_[L,R][1,7,13,19] = Utilisé comme CMU
GXB_[Tx,Rx]_[L,R][0,6,12,18] = inutilisé
Le fait de ne pas suivre l’exigence de placement du canal logique 0 entraîne une erreur logicielle de Quartus II similaire à celle indiquée ci-dessous.
Erreur : Contrainte illégale de canal d’émetteur pour les E/S tx_serial_data[0] à la région (210, 21) vers (210, 211) : pas d’emplacement valide dans la région
Infos : la pastille d’E/S Atom tx_serial_data[0] est limitée à l’emplacement PIN_AK4 en raison des contraintes de localisation de l’utilisateur (PIN_AK4)
Erreur : Impossible de trouver l’emplacement du canal de l’émetteur pour les E/S tx_serial_data[0] qui permettent le routage des lignes d’horloge de liaison
Cette restriction doit être supprimée dans une version ultérieure du logiciel Quartus II.
Pour contourner cette restriction, vous pouvez définir le mode de liaison vers la compensation de rétroaction PLL (fb_compensation) dans l’émetteur-récepteur Megawizard™.
Vous devez toujours respecter les exigences de placement du canal contigu.