Non. L’IP Ethernet à trois vitesses (TSE) ne rejette pas de trames erronées même lorsque les deux RX_ERR_DISC est réglé sur 1 et que rx_section_full est réglée sur 0 pour le stockage et le mode avancé.
Pour éliminer les trames erronées, la FIFO interne est nécessaire et l’IP TSE doit se comporter en mode de stockage et en avant avec la configuration du rx_section_full à zéro.
1
Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.