ID de l'article: 000082529 Type de contenu: Dépannage Dernière révision: 17/01/2018

Pourquoi le signal IP RX Intel® HDMI* vid_lock est-il délogé lorsque la géométrie de synchronisation vidéo est irrégulière ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP HDMI*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème avec l’IP Intel® HDMI*, le signal RX vid_lock peut ne pas indiquer si la géométrie de synchronisation vidéo est irrégulière.

    L’IP HDMI RX vérifie la largeur HSYNC cohérente, la largeur VSYNC, les paramètres Htotal, Hactive, Vtotal et Vactive sur les trames pour qualification d’une vidéo stable et affirmez vid_lock.

    Si ces paramètres vidéo sont incompatibles entre les trames vid_lock sont déboqués et vid_data, les vid_hsync, les vid_vsyncet les vid_de sont invalides.

    Résolution

    Ce problème est résolu dans la version 17.1 du logiciel Intel® Quartus® Prime.

    Produits associés

    Cet article concerne 3 produits

    FPGA et FPGA SoC Intel® Arria® 10
    FPGA et FPGA SoC Arria® V
    FPGA Stratix® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.