Qsys ne s’exporte pas vers des interfaces de haut niveau de composants qui ne sont pas instantanément configurées dans le système.

Qsys ne prend pas en charge les Avalon de mappée de mémoire suivantes (Avalon-MM) signaux de contrôle de flux : dataavailable readyfordata , endofpacket , et flush . Pour les composants qui utilisent le mappé de mémoire déprécié contrôle des flux, Qsys émet des avertissements pendant la génération. Pour les Altera Avalon composants UART JTAG et contrôleur DMA, Qsys génère des messages semblable à ce qui suit :

Warning: “No matching role found for jtag_uart_0:avalon_jtag_slave:dataavailable (dataavailable)” Warning: “No matching role found for dma_0:read_master:read_flush (flush)”

Vous pouvez ignorer en toute sécurité ces messages pour les composants Altera car les signaux ne sont pas nécessaires au fonctionnement de la conception. Si la génération d’un système Qsys produit des messages similaires pour un composant personnalisé ou bloc IP, vérifiez auprès du composant personnalisé ou de l’auteur de bloc IP pour s’assurer que les signaux indiqués ne sont pas nécessaires.