ID de l'article: 000082329 Type de contenu: Dépannage Dernière révision: 03/12/2012

Le fitter Quartus II génère 0 ppm d’avertissements critiques lors de la génération de cœurs IP PHY sous-jacents à 40 GbE et 100 GbE MAC et PHY IP

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Les cœurs IP 40 GbE et 100 GbE MAC et PHY comprennent des cœurs IP PHY généré par le gestionnaire de plug-in MegaWizard. Lors de la génération de PHY cœurs IP avec une révision ultérieure du logiciel Quartus II, le Quartus Le fitter peut générer des avertissements critiques concernant les relations à 0 ppm entre différents canaux PMA.

    Résolution

    Ce problème est résolu dans la version 12.1 du logiciel Quartus de cœur IP.

    Pour la version 12.0 du cœur IP, le Fitter Quartus vérifie la variation de 0 ppm requise entre les horloges qui transmettent ou reçoivent données série sur différentes voies PMA. L’outil ne reconnaît pas l’architecture d’horloge placée au-dessus des voies PHY ; lorsqu’il n’y a pas de supplément informations sont fournies: l’avertissement critique 0 ppm suivant est produit par le Fitter dans le logiciel Quartus II version 12.0 pour les périphériques Stratix IV et Stratix V :

    Critical Warning (178012): Coreclk source from 10G RX PCS atom alt_e100_pma:pma|alt_e100_e10x10:gx|.....si_10g_rx_pcs|wys do not have same 0ppm source with respected to PCS internal clock because rx_pld_clk source of 10G RX PCS atom alt_e100_pma:pma|alt_e100_e10x10:....�

    Pour résoudre ce problème, le fichier .qsf du haut niveau la conception doit contenir des contraintes spécifiques.

    Les conceptions basées sur le périphérique Stratix IV doivent contenir les éléments suivants : Contraintes:

    • set_instance_assignment -name GXB_0PPM_CORE_CLOCK ON -from * -to *
    • set_instance_assignment -name GXB_0PPM_CORE_CLOCK ON -from * -to *

    Les conceptions basées sur le périphérique Stratix V doivent contenir les éléments suivants : Contraintes:

    • set_instance_assignment -name GXB_0PPM_CORECLK ON -to *
    • set_instance_assignment -name GXB_0PPM_CORECLK ON -to *

    Des exemples de ces paramètres se trouvent dans les fichiers .qsf pour les différents emballages sous les répertoires alt_eth_40g/quartus_synth/alt_eth_100g/quartus_synth/wrappers/. Par exemple, le alt_100g_phy emballage dans le répertoire alt_eth_100g/quartus_synth/emballages contient alt_e100_phy_siv.qsf et les fichiers alt_e100_phy_siv.qsf avec les contraintes appropriées décrites ci-dessus.

    Produits associés

    Cet article concerne 2 produits

    FPGA Stratix® IV
    FPGA Stratix® V

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.