Les conceptions ECC et CSR échouent

Pour les conceptions créées avec le contrôleur hautes performances II (HPC II) version 11.0 ou ultérieure et configurée avec l’activation de la configuration et de l’état Inscrivez l’interface ou activez la détection et la correction d’erreurs Options logiques activées, l’ECC et la CSR les éléments échoueront dans la synchronisation dans le logiciel Quartus II.

La solution à ce problème est la suivante :

1. Créez un nouveau fichier SDC dans votre projet.
2. Ajoutez les lignes suivantes à votre fichier SDC :set_multicycle_path -from [get_keepers {*csr_*}] -to [get_keepers {*}] -setup -end 2 set_multicycle_path -from [get_keepers {*csr_*}] -to [get_keepers {*}] -hold -end 2
3. Ajoutez le fichier SDC à votre projet en cliquant sur Ajouter/Supprimer Fichiers dans le projet dans le menu Project.

Ce problème sera résolu dans une version ultérieure de la DDR2 et Contrôleur SDRAM DDR3 avec UniPHY.