ID de l'article: 000081652 Type de contenu: Dépannage Dernière révision: 30/05/2014

Existe-t-il une spécification de configuration maximale pour les modes de configuration série passive (PS) ou en parallèle passif rapide (FPP) ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Il n’existe pas de spécifications de temps de configuration maximales pour les modes de configuration série passive (PS) ou en parallèle passif rapide (FPP).  Il est donc possible de faire une pause DCLK pendant la configuration PS ou FPP ou d’utiliser une très faible fréquence pour DCLK sans entraîner de panne de configuration en raison du délai d’expiration.

Articles apparentés

Produits associés

Cet article concerne 29 produits

FPGA Cyclone® V GT
FPGA Cyclone® III
FPGA Stratix® V GX
FPGA GX Cyclone® IV
FPGA Cyclone® II
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V GX
FPGA Stratix® V GT
FPGA Arria® V GT
FPGA Stratix® III
FPGA Stratix® II GX
FPGA Arria® II GX
FPGA Arria® II GZ
FPGA Stratix® II GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA Stratix®
FPGA Arria® GX
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SE
FPGA Cyclone® IV E
FPGA SoC Arria® V SX
FPGA SoC Arria® V ST
FPGA Cyclone®
FPGA Cyclone® III LS
FPGA Stratix® IV E

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.