ID de l'article: 000081573 Type de contenu: Information et documentation de produit Dernière révision: 10/05/2013

Comment puis-je résoudre les problèmes de conservation des défaillances dans le domaine de l’horloge altera_reserved_tck ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Les défaillances de blocage dans le domaine de l’horloge altera_reserved_tck peuvent être dues à une forte adrométrie de l’horloge. Pour réduire le décalage horaire, envisagez d’utiliser les ressources de routage de l’horloge mondiales ou régionales pour cette horloge. Pour plus d’informations, reportez-vous à la section Sur les ressources de routage global dans la section Zone et optimisation du timing (PDF) du Manuel de Quartus II.

Résolution

 

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.