ID de l'article: 000081527 Type de contenu: Dépannage Dernière révision: 18/06/2013

Pourquoi ne puis-je pas sélectionner une valeur dans l’éditeur de paramètres pour « Lecture à port mixte pendant l’écriture pour la RAM d’horloge à entrée unique » lorsque je cible le type de mémoire MLAB lorsque les registres d’adresses de...

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Les types de mémoire MLAB prennent uniquement en charge une valeur spécifique « Lecture-pendant-écriture à port mixte pour une seule horloge d’entrée » lorsque les registres d’adresses de lecture et les registres de sortie sont utilisés.

Si une de ces étapes de registre est désactivée, la mémoire MLAB s’occupe par défaut des opérations de lecture pendant l’écriture à port mixte.

Résolution

Aucun

Produits associés

Cet article concerne 10 produits

FPGA Stratix® IV E
FPGA Stratix® III
FPGA Stratix® II GT
FPGA Stratix® II GX
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GX
FPGA Arria® II GX
FPGA Stratix® V GT
FPGA Arria® II GZ

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.