ID de l'article: 000081487 Type de contenu: Dépannage Dernière révision: 04/06/2013

Le signal DDR3 mem_reset_n peut-il être contrôlé par un registre accessible par l’utilisateur ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Non, il n’existe pas de registre accessible par l’utilisateur pour contrôler l’état du signal mem_reset_n. L’utilisateur peut faire valoir mem_reset_n en mettant en avant des entrées de global_reset_n ou de soft_reset_n au contrôleur. Le contrôleur DDR3 contrôle la durée pendante pendante où l’mem_reset_n est déclaré activement faible.
Résolution

Produits associés

Cet article concerne 20 produits

FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA Cyclone® V E
FPGA Arria® V GX
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX
FPGA Arria® V GT
FPGA Arria® V GZ
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Arria® II GZ
FPGA Stratix® III
FPGA Stratix® IV E
FPGA Stratix® II GT
FPGA Stratix® II GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.