ID de l'article: 000081464 Type de contenu: Dépannage Dernière révision: 02/09/2012

Pourquoi considère-t-on mem_k et mem_k_n paire d’horloge comme des ports de sortie non contraints dans TimeQuest lorsque j’implémente le contrôleur UniPHY QDRII SRAM ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Quartus® Le logiciel II et la version 10.0 de la PI indiquent que les paires d’horloge mem_k et mem_k_n sont des ports de sortie non contraints, car le fichier SDC généré par le mégawizard ne correspond pas à la contrainte de set_false_path pour la paire d’horloge.

Ajoutez la contrainte de grondage dans le fichier SDC pour résoudre le problème :

foreach { broche } [concat ] {

set_false_path à [get_ports]

}

 

Ce problème sera résolu dans la prochaine version du logiciel Quartus II et de l’IP.

Produits associés

Cet article concerne 4 produits

FPGA Stratix® III
FPGA Stratix® II GT
FPGA Stratix® II GX
FPGA Stratix® IV E

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.