Pour les contrôleurs DDR3 UniPHY, la largeur du bus de données Avalon dépend du débit du paramètre d’interface Avalon-MM du contrôleur. Les options sont de demi-taux ou de trimestre. Un contrôleur de demi-débit possède une largeur de données Avalon 4 fois supérieure à la largeur du bus de données externe. Un contrôleur trimestriel dispose d’une largeur de données Avalon 8 fois supérieure à celle du bus de données externe.
Lorsque l’ECC est activé, le contrôleur DDR3 UniPHY ajoutera un 8 bits supplémentaires sur le bus de données externe pour le mot de code ECC. Ce mot de code ECC présente les 8 bits les plus significatifs du bus de données externe.
Par exemple, si vous avez généré un contrôleur de fréquence trimestrielle DDR3 64 bits avec ECC, le bus de données Avalon aurait une largeur de 512 bits et le bus de données externe serait d’une largeur de 72 bits (mot de code ECC 8 bits de données de 64 bits). Chaque Avalon rafale de 1 en écriture entraîne un transfert de longueur de rafale de 8 (BL8) sur le bus de données externe. Le bus de données Avalon est mis en carte au bus de données externe comme suit :
Données externes 0 [71:0] = {ECC code word 0[7:0], Avalon données[63:0]}
Données externes 1 [71:0] = {ECC code word 1[7:0], Avalon données[127:64]
Données externes 2 [71:0] = {ECC code word 2[7:0], Avalon données[191:128]
Données externes 3 [71:0] = {ECC code word 3[7:0], Avalon données[255:192]
Données externes 4 [71:0] = {ECC code word 4[7:0], Avalon données[319:256]
Données externes 5 [71:0] = {ECC code word 5[7:0], Avalon données[383:320]
Données externes 6 [71:0] = {ECC code word 6[7:0], Avalon données[447:384]
Données externes 7 [71:0] = {ECC code word 7[7:0], Avalon données[511:448]