ID de l'article: 000081295 Type de contenu: Dépannage Dernière révision: 10/10/2016

Pourquoi les cœurs IP à faible latence 40-100 GbE transmettent-ils des paquets d’erreur à l’interface utilisateur pendant la liaison RX vers le bas ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème de mise en œuvre logique du cœur IP à faible latence (40-100 GbE), lorsque n’importe quelle voie est en bas, il est possible que des paquets incorrects soient transmis à l’interface utilisateur.

    Cela se produit parce que seuls les 8 premiers bits de l’en-tête « FB » (et pas tous les 64 bits de l’en-tête « FB5555555D5 ») sont examinés pour la comparaison en pré-amorciateur, ce qui déclenche une intéristération soP valide quant à savoir si les 56 bits suivants d’en-tête sont corrects ou incorrects.

    Résolution

    Ce problème est résolu à partir du logiciel Quartus® Prime version 16.0.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.