ID de l'article: 000081227 Type de contenu: Dépannage Dernière révision: 05/12/2014

Pourquoi la configuration d’active série (AS) tombe-t-elle en panne dans les périphériques Stratix® V, Arria® V et Cyclone® V lors de l’utilisation d’un périphérique EPCQ programmé dans un environnement embarqué ?

Environnement

  • Logiciel Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lors de la programmation d’un périphérique EPCQ avec un fichier de données de programmation brute (.rpd), un fichier Hexocid (.hex) ou un autre type de fichier dans un environnement embarqué en dehors du logiciel Quartus® II, la configuration AS peut tomber en panne dans les familles de périphériques 28 nm (Stratix® V, Arria® V et Cyclone® V).

    Les périphériques EPCQ possèdent un registre de configuration non volatile (NVCR).  Le NVCR doit être défini sur une valeur appropriée en fonction du périphérique EPCQ et du mode de configuration dans les familles de périphériques 28 nm.  Lorsque vous utilisez un fichier de programmation JTAG Indirect Configuration (.jic) ou un mode de programmation AS dans le programmeur logiciel Quartus II, NVCR est automatiquement défini lors de la programmation du périphérique EPCQ.

    Résolution

    Vous devez définir le NVCR pour exécuter l’opération suivante :

    1. Exécuter le fonctionnement d’activation de l’écriture : opcode b'0000 0110.
    2. Exécutez un registre de configuration non volatile en écriture : opcode b'1011 0001 suivi d’une valeur de registre de 16 bits.
    3. Définissez la valeur du registre 16 bits comme b'1110_111y_xxxx_1111 où y est le octet d’adresse (0 est l’adresse de 4 octet, 1 est l’adresse 3 octet) et xxxx est la valeur des cycles d’octet.
    4. Utilisez les valeurs de registre 16 bits suivantes en fonction de la densité du périphérique EPCQ et du mode de configuration AS (x1 ou x4) :

    EPCQ16, EPCQ32, EPCQ64 et EPCQ128

    • AS x1/AS x4 b'1110_1111_1100_1111 (mode d’adresse mode 3 octet / cycles D≥12)

    EPCQ256, EPCQ512

    • AS x1 b'1110_1110_0100_1111 (mode d’adresse mode 4 octet / cycles D≥2 = 4)
    • AS x4 b'1110_1110_1010_1111 (mode d’adresse mode 4 octet / cycles D≥10)

    Le registre étant non volatile, vous n’avez à définir ce registre qu’une seule fois tant que vous ne changez pas de mode de configuration.

    Articles apparentés

    Produits associés

    Cet article concerne 16 produits

    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GT
    Périphériques de configuration FPGA Intel®
    FPGA Cyclone® V GX
    FPGA Cyclone® V E
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX
    FPGA Arria® V GT
    FPGA Arria® V GX
    FPGA Arria® V GZ
    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX
    FPGA Stratix® V E

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.