ID de l'article: 000081212 Type de contenu: Dépannage Dernière révision: 10/06/2013

Quels sont les paramètres préliminaires de détection de signal SATA/SAS recommandés pour Arria les périphériques V GT/GX/ST/SX et Cyclone V GX/SX ?

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Actuellement, la caractérisation SATA/SAS des dispositifs Arria® V GT/GX/ST/SX et Cyclone® V GX/SX est provisoire. Avant la disponibilité des données finales de caractérisation, suivez les paramètres de détection de signal recommandés ci-dessous :

Quartus II QSF
Paramètres de cession

Temps de détection des signaux

RX Vcm

Tension du seuil de détection de signal

XCVR_RX_SD_ON

XCVR_RX_SD_OFF

XCVR_RX_COMMON_
MODE_VOLTAGE

XCVR_RX_SD_THRESHOLD

Variante i/m

Variante X

Arria V GT/GX/ST/SX

1e génération

2

2

0,65 V

5 (40 mV)

7 (50 mV)

2e génération

4

2

3e génération

8

4

Cyclone V GX/SX

1e génération

5

4

0,65 V

5 (40 mV)

7 (50 mV)

2e génération

3

2

Notes:

  • Ces paramètres sont autorisés dans les versions 13.0 DP1 et ultérieures du logiciel Quartus® II.
  • Vous pouvez modifier le paramètre QSF avec différentes valeurs de XCVR_RX_SD_ON et de XCVR_RX_SD_OFF en fonction des tests au niveau du système.

Exemple de détection de signal de cession QSF pour la variante Arria périphérique V de 3e génération (6 Gbit/s) et m :

1) Activer le circuit de détection de signal
set_instance_assignment nom XCVR_RX_SD_ENABLE activé- à < nomrx_serial_pin>

2) Configuration de l’hystérise du temps de détection
set_instance_assignment nom XCVR_RX_SD_ON 8 à <rx_serial_pin nom> (1)
> du nom set_instance_assignment XCVR_RX_SD_OFF 4 àrx_serial_pin <(1)

3) Configurer la tension du mode courant RX
XCVR_RX_COMMON_MODE_VOLTAGE VTT_0P65V de nom set_instance_assignment à <nom rx_serial_pin>

4) Configurer la détection de la tension de seuil
> du nom set_instance_assignment XCVR_RX_SD_THRESHOLD 5 à<rx_serial_pin (1)


Note:

  1. Reportez-vous à Altera Guide de l’utilisateur du cœur IP de l’émetteur-récepteur (PDF) pour connaître les valeurs de XCVR_RX_SD_THRESHOLD correspondantes et les valeurs XCVR_RX_SD_ON et XCVR_RX_SD_OFF prises en charge.
Résolution

 

Produits associés

Cet article concerne 6 produits

FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA Arria® V GT
FPGA Cyclone® V GX
FPGA Arria® V GX
FPGA SoC Cyclone® V SX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.