Pourquoi les ports occupés et reconfig_address_en passent-ils dans un état inconnu alors que je simule une reconfiguration dynamique dans Stratix périphériques GX II et les périphériques GX/GT/GZ plus récents ?

les ports « occupés » et « reconfig_address_en » peuvent afficher un comportement de simulation inattendu au démarrage dans Stratix® II GX et familles GX/GT/GZ plus récentes.Une solution de contournement suivante peut être implémentée pour résoudre ce problème de simulation.

Le bloc du contrôleur de reconfiguration dynamique possède un port d’entrée reconfig_clk.   Dans la simulation, si vous initialisez l’entrée reconfig_clk à une valeur de 1, les ports occupés et reconfig_adddress_en peuvent passer dans un état inconnu (valeur de x). Ce problème se produit dans les modèles VHDL et Verilog.

Par exemple, le code Verilog suivant provoquerait ce comportement.

début initial

    reconfig_clk = 1'b1 ; l’horloge commence à la logique élevée

Fin

toujours commencer

    # reconfig_clk = ~reconfig_clk ;

Fin

Pour contourner ce problème, initialisez l’entrée reconfig_clk à une valeur de 0 dans le banc d’essai de simulation.