Problème critique
La fonction MegaCore Ethernet triple vitesse peut avoir une récupération violation du timing. Le chemin défectueux contient un signal d’horloge global poussé de la logique du cœur FPGA.
La violation du timing de récupération peut avoir un impact sur votre conception matérielle pendant l’état de réinitialisation.
Ce problème affecte tous les modèles utilisant Arria périphériques V dans la version 13.0 de la fonction MegaCore Ethernet Triple Speed.
Vous devez limiter le signal dans le logiciel Quartus II fitter de l’utilisation d’une horloge globale (GCLK). Reportez-vous au Quartus II rapport de compilation de logiciels pour trouver la bonne voie pour les personnes affectées réinitialiser le chemin. Par exemple, si le signal présentant une violation du timing est la réinitialisation globale altera_tse_reset_synhronizer_chain_out, utilisation la cession suivante du logiciel Quartus II pour forcer le signal pour ne pas utiliser de GCLK :
set_instance_assignment nom GLOBAL_SIGNAL DÉSACTIVÉ : altera_tse_ps_pma:altera_tse_pcs_pma_instlaltera_tse_top_1000_base_x:altera_tse_top_1000_base_x_instlaltera_tse_reset_synchronizer:reset_sync_0laltera_tse_reset_synchronizer_chain_out
Ce problème sera résolu dans une version ultérieure du triple Fonction MegaCore Speed Ethernet.