ID de l'article: 000080757 Type de contenu: Dépannage Dernière révision: 11/02/2013

Conceptions DDR3 trimestrielles ciblant Arria les appareils V à 667 MHz et pouvant tomber en panne

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Ce problème affecte les produits DDR3.

    Conceptions DDR3 trimestrielles ciblant Arria les périphériques V et en cours d’exécution à 667 MHz, il est possible qu’il ne réponde pas aux exigences de synchronisation de l’adresse et de la commande et lisez des chemins de capture.

    Résolution

    La solution à ce problème est d’ajouter la contrainte suivante vers le fichier SDC :

    si {} {foreach { ck_pin} } { set_clock_uncertainty -de [get_clocks ] à [get_clocks ] -add-hold 0.200 }}

    En outre, les composants mémoire de qualité vitesse 800 MHz sont recommandés.

    Ce problème sera résolu dans une version ultérieure.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Arria® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.