ID de l'article: 000080696 Type de contenu: Dépannage Dernière révision: 12/09/2012

Pourquoi le TX SDI triple taux et le TX SD-SDI ne peuvent pas tenir dans le même quad dans le périphérique Stratix II ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Il est possible que vous recevez l’erreur suivante si vous adaptez le TX Triple Rate SDI et le Tx SD-SDI dans le même quad.

Erreur (164061) : impossible de placer l’unité centrale de contrôle GXB « SDI_Instance:inst3|sdi_megacore_top:sdi_megacore_top_inst|sdi_txrx_port:sdi_txrx_port_gen[0].u_txrx_port|rc_gxb_tx:gen_tx_alt2gxb.u_gxb|alt2gxb:alt2gxb_component|channel_quad[0].cent_unit » dans le périphérique cible en raison de ses contraintes

Le fitter signale une erreur car le numéro de PLL logique des deux instances des PLL est le même, et cela se produit lorsque nous avons activé DPRIO. Cependant, l’instance SD-SDI permet la mise en cascade de pll. L’entrée de cette pll doit être alimentée par pll de SDI à trois taux.

Résolution Veuillez créer un fichier quartus.ini dans votre répertoire de projet et inclure le paramètre suivant. farm_s2gx_dprio_bypass_pll_number_check=activé

Produits associés

Cet article concerne 1 produits

FPGA Stratix® II

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.