ID de l'article: 000080579 Type de contenu: Dépannage Dernière révision: 20/05/2013

Il est possible que certaines variantes du cœur IP du CPRI configurées avec le mode de mappage 1 avancé n’atteignent pas la fermeture du timing.

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Si votre variation de cœur IP CPRI est configurée avec le mappage mode défini sur Avancé 1et le périphérique cible le taux de ligne de la famille et du CPRI est défini sur l’une des combinaisons suivantes, votre cœur IP CPRI risque de ne pas parvenir à boucler le timing.

    Une défaillance de fermeture de synchronisation a été observée dans les cas suivants combinaisons de famille de périphériques cibles et de taux de ligne CPRI :

    • appareil Arria V au débit de ligne CPRI 6,144 Gbit/s
    • appareil Stratix V au débit de ligne CPRI 9,8304 Gbit/s
    Résolution

    Ce problème n’a aucune solution de contournement.

    Ce problème est résolu dans la version 12.1 de la fonction CPRI MegaCore.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Arria® V
    FPGA Stratix® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.