ID de l'article: 000080474 Type de contenu: Messages d'erreur Dernière révision: 16/07/2019

Erreur interne : sous-système : VPR20KMAIN, fichier : /quartus/fitter/vpr20k/vpr_common/cluster_greedy.c, ligne : 3682

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 18.1 du logiciel Intel® Quartus® Prime Standard Edition, vous pouvez constater cette erreur interne lors de la compilation d’une conception qui instantanéise un ou plusieurs blocs de contrôle d’horloge (ALTCLKCTRL).

    Ce problème se produit lorsque vous ciblez des périphériques Cyclone® V.

    Résolution

    Pour contourner cette erreur, supprimez les blocs de contrôle d’horloge (ALTCLKCTRL) de la conception et adaptez automatiquement la conception.

    Ce problème est résolu à partir de la version 19.1 du logiciel Intel® Quartus® Prime Standard Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Cyclone® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.