ID de l'article: 000080439 Type de contenu: Dépannage Dernière révision: 09/09/2019

Pourquoi mon altera_syncram produit-il un « X » au lieu de données valides dans une simulation ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans le logiciel Intel® Quartus® Prime Pro Edition, il est possible que vous voyiez une sortie de « X » au lieu de données valides pendant la simulation. Ce problème se produit lorsque les conditions suivantes sont vraies :

    • La RAM est configurée avec différentes horloges de lecture et d’écriture
    • La RAM est configurée en mode double port
    • La RAM est configurée avec read_during_write_mixed_ports configurée sur dont_care
    • L’adresse d’écriture (address_a) et l’adresse de lecture (address_b) sont déclenchées au cycle d’horloge actuel
    • Le signal d’activation de l’écriture (wren_a) s’était dés affirmation dans le cycle d’horloge précédent (pendant un bord d’horloge positif)
    Résolution

    Pour contourner ce problème, ne déclenchez aucun signal de contrôle sur le bord positif de l’horloge.

    Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.

     

     

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.