Oui, il y a un problème avec le partage de l’OCT entre le maître et les IP de contrôleur UniPHY esclaves pour Stratix® V RLDCYCLEI et QDRII dans les versions logicielles 11.0 et 11.0SP1 de Quartus® II.
Afin de partager l’OCT entre un maître et un contrôleur esclave basé sur UniPHY, vous devrez effectuer manuellement la cession du « Bloc de contrôle de résiliation » sur les broches de l’interface esclave avec des affectations de résiliation de puces étalonnées les associant au bloc OCT maître.
Pour effectuer la cession :
1. Ouvrez l’éditeur de devoirs dans le logiciel Quartus II.
2. Ajoutez tout le signal esclave à l’aide des terminaisons de sortie et d’entrée avec des calibrages.
3. Sélectionnez le nom de cession comme « Bloc de contrôle de terminaison » et pour l’onglet Valeur, trouvez le module de contrôle de terminaison dans le module maître. Trouvez le nom d’instance *uoct_control|sd1a_0* par finder de nœud.
Ce problème sera résolu dans une version ultérieure du logiciel Quartus II.