Erreur VHDL error « Error: Unknown formal identifiant pll_slf_rst » et erreur Verilog « Error: Unfparam reference to pll_slf_rst » générée lors de la simulation de la mise à jour ACDS 13.1 3

Après avoir installé la version de la suite de conception complète Altera® 13.1 mise à jour 3, vous pouvez voir un message d’erreur lors de la simulation de conceptions cibler des périphériques Arria® V, Cyclone® V ou Stratix® V avec Altera IP PLL avec le logiciel Mentor Graphics® ModelSim®-Altera. Lla Le message d’erreur pour les utilisateurs de VHDL est :

Le message d’erreur pour les utilisateurs de Verilog est :

Ce problème a été résolu dans la version du logiciel Quartus® II. version 14.0.

Pour éliminer l’erreur dans la version du logiciel Quartus II version 13.1 mise à jour 3, compilez les fichiers suivants en local répertoire de bibliothèques, et cartographiez les bibliothèques altera_lnsim et unltera_lnsim_ver vers le répertoire local de la bibliothèque :

• quartus\eda\sim_lib\altera_lnsim.sv
• quartus\eda\sim_lib\altera_lnsim_components.vhd (VHDL uniquement)