ID de l'article: 000080169 Type de contenu: Messages d'erreur Dernière révision: 22/10/2013

Erreur : l’opérande 0 doit être FPSCR --'vmsr fpexc, r0'

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans SoC Embedded Design Suite, cette erreur peut être observée lors de la compilation ARM DS-5 Altera Edition lorsque vmsr fpexc, r0 est utilisé dans le code assembleur .s.

    Résolution

    Pour contourner ce problème, téléchargez le dernier paquet Mentor Sourcery CodeBench Lite à partir de www.Mentor.com et mettez à jour le compilateur gcc dans <Installation de Quartus II>/embedded/host_tools/mentor/gnu/arm/baremetal.

    Ce problème est résolu à partir de la version 15.1 de SoC Embedded Design Suite.

    Produits associés

    Cet article concerne 5 produits

    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.