ID de l'article: 000080053 Type de contenu: Dépannage Dernière révision: 09/05/2016

Pourquoi puis-je voir des erreurs de débit lors de la réception des trames Jumbo sur les exemples de conception MAC 10G Ethernet à faible latence ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème avec les exemples de conception, les variantes de conception suivantes suivent les erreurs de débit lorsqu’elles sont testées avec des paquets de plus de 4 100 octets :

    1) Exemple de conception Ethernet 10M/100M/1G/10G
    2) Exemple de conception Ethernet 1G/10G

    Cette erreur est causée par la taille de la mémoire tampon FIFO externe entre le MAC et le contrôleur de trafic. Sa taille, 8 x 512 octets, est trop petite, ce qui entraîne la dés affirmation des signaux valides Avalon-ST lors de la transmission de l’image.

    Impact
    ----------
    Les utilisateurs observeront les paquets corrompus et les erreurs CRC signalées par le moniteur de paquets.

    Résolution Pour contourner ce problème, augmentez la profondeur des instances FIFO, altera_eth_fifo_tx et altera_eth_fifo_rx externes, en modifiant les valeurs des paramètres DC_FIFO_DEPTH &SC_FIFO_DEPTH de 512 à 2048 en rtl/altera_eth_channel.sv.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.