ID de l'article: 000080015 Type de contenu: Dépannage Dernière révision: 25/05/2016

Pourquoi les signaux led_char_err et led_disp_err du cœur IP Ethernet Multi-rate PHY du Arria 10 1G/2,5G/5G/10G Restent-ils élevés pour un cycle d’horloge lorsque le signal led_link devient élevé ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Lorsque vous utilisez le Arria® cœur IP Ethernet Multi-rate PHY 10 1G/2,5G/5G/10G, vous pouvez voir led_char_err Et led_disp_err signaux restent indiqués pendant un cycle d’horloge après le led_link signal affirme.

Résolution

Vous pouvez ignorer led_disp_err Et led_char_err signaux pour le premier cycle d’horloge après le led_link signal affirme. C’est le comportement attendu.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.