Pourquoi la tension de broche de l’interface vref du périphérique SoC Cyclone V vref est-elle incorrecte ?

Dans la version de Quartus® II 13.0SP1, le port Vref d’interface Vref de composant de système de processeur dur Cyclone V SoC est incorrectement configuré en tant que sortie. Si vous générez le Vref avec un diviseur potentiel, la tension de Vref sera inférieure à l’exigence d’interface SDRAM, ce qui entraîne une panne d’étalonnage de l’interface.

Si le Vref est généré par un régulateur de résiliation de la DDR, il est possible que ce problème ne se produise pas.

Installez le correctif DP5 de version Quartus II 13.0SP1. Voir la solution ci-dessous pour plus d’informations :

Comment résoudre les problèmes logiciels connus des périphériques Stratix V, Arria V et Cyclone V dans la version 13.0 SP1 du logiciel Quartus II ?

Le même correctif est également disponible sous la référence d’un correctif séparé (1.34) pour la version de Quartus II 13.0SP1. Il est recommandé aux utilisateurs d’installer le correctif DP5, mais si un correctif séparé pour seul le problème HPS Vref est nécessaire, veuillez contacter Altera.

Ce problème sera résolu dans une version ultérieure du logiciel Quartus® II.