ID de l'article: 000079907 Type de contenu: Dépannage Dernière révision: 02/07/2014

Quels ports de commande HPS SDRAM Controller sont associés à quelles interfaces AXI ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Le contrôleur SDRAM HPS Cyclone® V et Arria® V permet jusqu’à 3 interfaces AXI™. Voici le mappage du port de commande du contrôleur SDRAM au canal de lecture/écriture de l’interface AXI.

    • Port de commande 0 : f2h_sdram0 commandes AXI Read
    • Port de commande 1 : commandes f2h_sdram0 AXI Write
    • Port de commande 2 : f2h_sdram1 commandes AXI Read
    • Port de commande 3 : commandes f2h_sdram1 AXI Write
    • Port de commande 4 : commandes f2h_sdram2 AXI Read
    • Port de commande 5 : commandes f2h_sdram2 AXI Write

    Résolution

    Ces informations sont incluses à partir de la version 15.1 du manuel Arria® V et Cyclone® V.

    Produits associés

    Cet article concerne 5 produits

    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.