ID de l'article: 000079863 Type de contenu: Dépannage Dernière révision: 11/11/2011

Le fichier SDC fourni avec la fonction Interlaken MegaCore comprend des réductions de temps excessives pour le timing

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Interlaken
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Fichiers des contraintes de conception Synopsys(.sdc) fournie avec la fonction Interlaken MegaCore réduit toutes les relations de synchronisation entre deux horloges. Cette contrainte n’est pas excessivement agressif pour les exemples de conception, mais il ne fournit pas un bon exemple pour le développement conception client.

    Si vous utilisez cette .sdc avec votre propre conception, votre il est possible que la conception ne fonctionne pas correctement dans le matériel.

    Résolution

    Dans votre propre conception, veillez à ne pas couper les chemins de synchronisation gratuitement. Ne vous fiez pas aux fichiers .sdc fournis avec l’IP cœur, par exemple, comment ne faire que le chemin de synchronisation nécessaire Coupes.

    Ce problème est résolu dans la version 11.0 du MegaCore Interlaken Fonction.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.