Vous verrez cet avertissement, peut-être plusieurs fois, lorsque vous créerez des modèles de simulation d’un Intel® FPGA IP NCO II. Il est possible également que vous voyiez le message d’avertissement suivant :
Avertissement : avertissement Verilog HDL ou VHDL à nco_altera_nco_ii_140_riojqbq.v(91) : objet « select_s » attribué une valeur mais jamais lu
Ces avertissements peuvent être ignorés en toute sécurité, ils ne causeront aucun problème de simulation et n’affecteront pas les modèles de synthèse.