ID de l'article: 000079845 Type de contenu: Dépannage Dernière révision: 24/11/2011

Erreur d’installateur lors de la compilation des conceptions DDR2 inférieures à 240 MHz dans les contrôleurs SDRAM DDR2 et DDR3 avec UniPHY

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Pour les conceptions DDR2 fonctionnant à des fréquences de 240 MHz ou moins, il est possible que le Fitter affiche le message d’erreur : Can’t place Top/Bottom or Left/Right PLL .

    Résolution

    La solution à ce problème est d’activer le fichier Supprimer Option de synthèse des registres en double.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.