ID de l'article: 000079785 Type de contenu: Dépannage Dernière révision: 12/10/2011

# ERREUR FATALE lors du chargement de la conception pendant la simulation à l’aide de Mentor Graphics ModelSim-Altera

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Simulation
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Si vous essayez de simuler, en utilisant le guide graphique Mentor ModelSim-Altera logiciel, une conception VHDL qui contient une mégafunction PHY à faible latence avec un chemin de données de 10 Gbit/s, la simulation échoue avec des erreurs similaires à ce qui suit :

    # ** Fatal: Error occurred in protected context. # Time: 0 ps Iteration: 0 Instance: /test_tst/test_inst/test_inst/// File: nofile # FATAL ERROR while loading design # Error loading design

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.