ID de l'article: 000079759 Type de contenu: Messages d'erreur Dernière révision: 12/09/2011

La création de rapports de messages d’avertissement ignore les contraintes de la SDC

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Lors de la compilation d’un cœur IP généré par Qsys, l’enquête temporelle L’analyseur de synchronisation peut afficher des messages d’avertissement indiquant que SDC contraintes sont ignorées. Ces messages s’affichent parce que TimeQuest lit le fichier altera_avalon_half_rate_bridge_constraints.sdc même si la fonctionnalité Half Rate Bridge n’est pas utilisée.

    Ce problème affecte toutes les configurations générées par Qsys.

    Ce problème n’a aucun impact sur la conception.

    Résolution

    Pour empêcher l’affichage des messages d’avertissement, supprimez le fichier altera_avalon_half_rate_bridge_constraints.sdc du projet et de tout fichier .qip.

    Ce problème sera résolu dans une version ultérieure.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.