ID de l'article: 000079758 Type de contenu: Messages d'erreur Dernière révision: 01/01/2015

Erreur: <system name="">.hps_0 : « hpS-to-FPGA user &lt;0,1,2&gt; clock frequency » (S2FCLK_USER&lt;0,1&gt;CLK_FREQ) &lt; fréquence &gt; est hors de portée : &lt; fréquence osc1 &gt; - 100.0</system>

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 14.0 du logiciel Quartus® II, Qsys restreint incorrectement la fréquence minimale d’horloge utilisateur HPS à la fréquence de l’horloge de référence externe (OSC1/2).


     

    Résolution

    Pour contourner ce problème, modifiez manuellement les paramètres PLL des horloges utilisateur du fichier /generated/pll_config.h avant d’exécuter la marque pour construire le chargeur pré-logiciel.

    Veuillez consulter la page de personnalisation de l’horloge du chargeur sur www.Rocketboards.org pour obtenir des informations sur l’édition manuelle pll_config.h

    Ce problème a été résolu pour la prochaine version du logiciel Quartus II

    Produits associés

    Cet article concerne 5 produits

    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V SX
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.