ID de l'article: 000079732 Type de contenu: Dépannage Dernière révision: 25/02/2013

Pourquoi mon Altera PLL mégafunction, avec des ports de transfert de phase dynamique activés, ne parvient-il pas à verrouiller la simulation ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Le Altera® PLL megafunction, avec des ports de transfert de phase dynamique activés, peut ne pas fermer si l’entrée de scanclk ne bascule pas lorsque l’entrée refclk commence à basculer dans la simulation.  Dans ce cas, le signal de sortie bloqué et les horloges de sortie restent faibles.

    Vous pouvez également recevoir le message suivant si vous utilisez ModelSim :
    « # ** Error : (vsim-8630) nofile (-1) : les résultats de l’infini dans le fonctionnement de la division. »

    Cela est dû à un problème dans le modèle de simulation, et ne représente pas le comportement réel du périphérique dans lequel l’entrée du scanclk peut être en libre fonctionnement.

    Résolution

    Assurez-vous que l’entrée scanclk est réglée sur logique 1 lorsqu’elle ne bascule pas.

    Ce problème devrait être résolu dans une version ultérieure du logiciel Quartus® II.

    Produits associés

    Cet article concerne 14 produits

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SE

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.