Comment réalisez-vous une simulation VHDL avant ou post-compilation dans la technologie de modèle V-System/VHDL ?

Descriptif Pour la simulation de pré-compilation, suivez les étapes suivantes. 1. Créez votre conception dans le logiciel MAX PLUS II. 2. Créez un nouveau répertoire dans votre répertoire de travail local. 3. Copiez votre conception .vhd dans le nouveau répertoire. 4. Avant de compiler le .vhd< file, create a design library to hold the compilation results by typing the following command at a UNIX or PC prompt. A subdirectory will be created in your current working directory. vlib 5. Compilez votre .vhd fichier en tapant ce qui suit Commande: Vcom .vhd 6. Invoquez le simulateur, en tapant la commande suivante : vsim Pour la simulation post-compilation, créez une conception dans MAX PLUS II, compilez-le, puis utilisez le fichier de sortie VHDL résultant (.vho) pour terminer les étapes 2 à 6.