Lorsque vous exécutez le DDRx avec le contrôleur UniPHY version 11.0 dans certaines situations, vous pouvez constater des inefficiences sur le bus mémoire qui n’étaient pas présents lors de l’exécution du DDRx avec le contrôleur UniPHY 10.1. Ces inefficiences entraînent des lacunes entre les rafales de lecture ou d’écriture et réduisent le débit du bus.
Les inefficiences sont dues au contrôleur nécessitant un cycle d’horloge supplémentaire entre les actives dos (vers différentes banques). Un retard d’activation entraîne un retard dans la transaction de lecture/écriture subséquente, ce qui entraîne un désascritage de local_ready. Cela permet au contrôleur d’être moins efficace que la version 10.1.
Ce problème sera résolu dans une version ultérieure du logiciel Quartus® II.