ID de l'article: 000079390 Type de contenu: Dépannage Dernière révision: 11/09/2012

Quels sont les fichiers minimaux nécessaires pour simuler un compilateur IP pour le cœur PCI Express ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Le minimum de fichiers nécessaires pendant la compilation pour la simulation est :
.v(hd)
_serdes.v(hd)
_core.v.h)o

altera_mf
Modèle 220
sgate

et tous les fichiers du modèle de simulation en fonction de l’appareil :
Stratix® IV GX :
altera_primitives
stratixiv_hssi_atoms
stratixiv_pcie_hip_atoms

Arria® II GX :
arriaii_hssi_atoms
arriaii_pcie_hip_atoms

Cyclone® IV GX :
cycloneiv_hssi_atoms
cyclone_iv_pcie_hip_atoms

Produits associés

Cet article concerne 3 produits

FPGA GX Cyclone® IV
FPGA Stratix® II GX
FPGA Arria® II GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.