ID de l'article: 000079332 Type de contenu: Information et documentation de produit Dernière révision: 20/11/2013

Comment supprimer la terminaison sur puce de mon contrôleur mémoire UniPHY ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Cette solution décrit les étapes à suivre pour supprimer la terminaison sur puce (OCT) d’une conception utilisant des contrôleurs mémoire UniPHY. La plus grande motivation pour supprimer l’OCT de l’interface E/S de l’interface mémoire est d’économiser de l’énergie. Il y a trois choses à garder à l’esprit :

  • Ne retirez pas la terminaison de FPGA (sur matrice ou sur carte) sur les E/S de mémoire fonctionnant au moins à 300 MHz.
  • Ne supprimez pas la résiliation du mem_clk signal.
  • Réalisez des simulations d’intégrité du signal pour vérifier la qualité du signal après avoir supprimé l’OCT.

Les étapes ci-dessous décrivent comment supprimer l’OCT. Ces étapes s’appliquent à :

  • DDR3 pour Stratix® V, Arria® V et Cyclone® V
  • QDR II pour Stratix V et Arria V
  • RLDRAM II pour Stratix V

Avant de commencer à apporter des modifications au projet, assurez-vous que votre projet a été compilé sans erreur.

  1. Ouvrez le project_namefichier >.qsf. Supprimer ou commenter la cession d’E/S de résiliation dans le fichier des paramètres Quartus® II (.qsf) ou l’éditeur de affectation. Par exemple, commentez les lignes suivantes :
    set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION"
    set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION”
    Pour commenter une affectation QSF, ajoutez une pancarte enserrez (#) au début de la ligne.
  2. Pour RLDRAM II et QDRII/QDRII uniquement : supprimez toute contrainte QSF à partir de set_instance_assignment -name TERMINATION_CONTROL_BLOCK”
  3. Lancez la compilation Quartus. La compilation ne s’adaptera pas à la conception avec un très grand nombre d’erreurs. Double-cliquez sur la première erreur à partir de « Output buffer atom » (Mémoire tampon de sortie atom) et pointez vers une instanciation du tampon de sortie dans altdq_dqs2_stratixv.sv. Supprimez les connexions suivantes de l’instantiation du tampon de sortie.
    1. contrôle de parallélimination
    2. contrôle de la seriestermination
    3. dynamicterminationcontrol
Par exemple, la modification
.parallelterminationcontrol (parallelterminationcontrol_in),
À
.parallelterminationcontrol (),
Selon le protocole mémoire que vous utilisez, il peut y avoir plusieurs instances dans lesquelles vous devez supprimer les connexions. Répétez l’étape #3 jusqu’à ce que vous vous débarrassez de toutes les erreurs à partir de « L’atom du tampon de sortie »
  • Pour les DDR2 et DDR3 uniquement : ouvrez altdq_dqs2_stratixv.sv. Trouvez l’instance appelée « stratixv_pseudo_diff_out ». Indiquez la ligne dans laquelle « dtcin » est défini. Changement:
    .dtcin(delayed_oct),
    À
    //.dtcin(delayed_oct),

Produits associés

Cet article concerne 15 produits

FPGA Stratix® V GX
FPGA Arria® V GX
FPGA Cyclone® V GT
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Cyclone® V E
FPGA Cyclone® V GX
FPGA Stratix® V
FPGA Arria® V GT
FPGA Stratix® V E
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.